Laporan Akhir 1 Percobaan 1 Modul 3 Praktikum Sistem Digital
1. Jurnal [Kembali]
Gambar 1. Jurnal Modul 3 halaman 1
Gambar 2. Jurnal Modul 3 halaman 2
Gambar 3. Jurnal Modul 3 halaman 3
2. Alat dan Bahan [Kembali]
1. Panel DL 2203D
2. Panel DL 2203C
Gambar 4. Panel DL 2203C
3. Panel DL 2203S
Gambar 5. Panel DL 2203S
4. Jumper
Gambar 6. Jumper
3. Rangkaian Simulasi [Kembali]
Gambar 7. Rangkaian percobaan pada modul
Percobaan 1A
Gambar 8. Rangkaian percobaan 1a pada proteus
Percobaan 1B
Gambar 9. Rangkaian percobaan 1b pada proteus
4. Prinsip Kerja Rangkaian [Kembali]
Percobaan 1A
Ketika input clock A dan B pada masing-masing IC dihubungkan ke sinyal yang sama, maka clock A akan mempengaruhi bit LSB sedangkan clock B mempengaruhi bit lainnya. Akibatnya Counter akan menghitung 1 per 1 setiap sinyal clock mengalami falling edge namun dengan urutan bilangan yang tidak teratur. IC 7493 akan menghitung 10 bilangan dari 0 - 9 sedangkan IC 74LS90 menghitung 16 bilangan dari 0 - 15. Ketika kedua pin reset aktif, maka output counter akan menjadi nol. Sedangkan jika kedua pin preset pada 74LS90 aktif, maka output akan bernilai 9 dalam bentuk bit.
Percobaan 2B
Pada percobaan ini memiliki prinsip yang sama dengan percobaan 1A, namun pada input clock B dihubungkan ke output LSB dari counter itu sendiri. Akibatnya rangkaian counter ini menjadi rangkaian counter asinkronus yang semestinya dan dapat berhitung secara berurut.
5. Video Rangkaian [Kembali]
Percobaan 1A
Percobaan 1B
6. Analisa [Kembali]
Gambar 10. Analisa percobaan 1
7. Link Download [Kembali]
Laporan akhir [download]
Video simulasi percobaan 1a [download]
Video simulasi percobaan 1b [download]
Datasheet IC 7493 [download]
Datasheet IC 74LS90 [download]
Komentar
Posting Komentar